dc.creator.ID |
ABRANTES, R. F. R. |
pt_BR |
dc.creator.Lattes |
http://lattes.cnpq.br/1816682733578201 |
pt_BR |
dc.contributor.advisor1 |
SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
|
dc.contributor.advisor1ID |
SANTOS JÚNIOR, G. G |
pt_BR |
dc.contributor.advisor1Lattes |
http://lattes.cnpq.br/0204301941083935 |
pt_BR |
dc.contributor.referee1 |
MORAIS, Marcos Ricardo Alcântara. |
|
dc.contributor.referee1ID |
MORAIS, M. R. A. |
pt_BR |
dc.description.resumo |
Este trabalho apresenta o relatório das atividades realizadas pelo aluno Rubens
Fernandes Roux Abrantes durante o Estágio Supervisionado no Laboratório
EMBEDDED localizado no Departamento de Engenharia Elétrica (DEE) da
Universidade Federal de Campina Grande (UFCG), sob a orientação do Professor
Gutemberg Gonçalves dos Santos Júnior e a supervisão do Professor Marcos Ricardo
Alcântara Morais. O estágio consistiu em realizar testes em um Field Programmable Gate
Array (FPGA) de periféricos do PULPino com a adição do módulo do AES previamente
desenvolvidos no laboratório. |
pt_BR |
dc.publisher.country |
Brasil |
pt_BR |
dc.publisher.department |
Centro de Engenharia Elétrica e Informática - CEEI |
pt_BR |
dc.publisher.initials |
UFCG |
pt_BR |
dc.subject.cnpq |
Engenharia Elétrica. |
pt_BR |
dc.title |
Relatório de estágio supervisionado: Laboratório EMBEDDED. |
pt_BR |
dc.date.issued |
2018 |
|
dc.description.abstract |
This work presents a report of the activities developed by the student Rubens
Fernandes Roux Abrantes during the Supervised Internship at the EMBEDDED Lab
located in the Department of Electrical Engineering (DEE) of the Federal University of
Campina Grande (UFCG), under the guidance of Professor Gutemberg Gonçalves dos
Santos Júnior and supervision of Professor Marcos Ricardo Alcântara Morais. The
internship consisted in performing PULPino peripherals’ tests with the addition of the
AES module previously developed in the laboratory on a Field Programmable Gate Array
(FPGA). |
pt_BR |
dc.identifier.uri |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20664 |
|
dc.date.accessioned |
2021-08-18T18:33:36Z |
|
dc.date.available |
2021-08-18 |
|
dc.date.available |
2021-08-18T18:33:36Z |
|
dc.type |
Trabalho de Conclusão de Curso |
pt_BR |
dc.subject |
Estágio em Engenharia Elétrica |
pt_BR |
dc.subject |
Laboratório EMBEDDED - UFCG |
pt_BR |
dc.subject |
Field Programmable Gate Array - FPGA |
pt_BR |
dc.subject |
FPGA - Field Programmable Gate Array |
pt_BR |
dc.subject |
Módulo do EAS |
pt_BR |
dc.subject |
Periféricos do PULPino |
pt_BR |
dc.subject |
PULPino |
pt_BR |
dc.subject |
UART |
pt_BR |
dc.subject |
GPIO |
pt_BR |
dc.subject |
Internship in Electrical Engineering |
pt_BR |
dc.subject |
EMBEDDED Laboratory - UFCG |
pt_BR |
dc.subject |
Field Programmable Gate Array - FPGA |
pt_BR |
dc.subject |
FPGA - Field Programmable Gate Array |
pt_BR |
dc.subject |
EAS module |
pt_BR |
dc.subject |
PULPino Peripherals |
pt_BR |
dc.rights |
Acesso Aberto |
pt_BR |
dc.creator |
ABRANTES, Rubens Fernandes Roux. |
|
dc.publisher |
Universidade Federal de Campina Grande |
pt_BR |
dc.language |
por |
pt_BR |
dc.title.alternative |
Supervised internship report: EMBEDDED Laboratory. |
pt_BR |
dc.identifier.citation |
ABRANTES, Rubens Fernandes Roux. Relatório de estágio supervisionado: Laboratório EMBEDDED. 2018. 26f. (Relatório de Estágio Supervisionado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20664 |
pt_BR |