dc.creator.ID |
ARRUDA, L. E. G. |
pt_BR |
dc.creator.Lattes |
http://lattes.cnpq.br/2246036495266229 |
pt_BR |
dc.contributor.advisor1 |
MORAIS, Marcos Ricardo Alcântara. |
|
dc.contributor.advisor1ID |
MORAIS, M. R. A. |
pt_BR |
dc.contributor.advisor1Lattes |
http://lattes.cnpq.br/6425114303423453 |
pt_BR |
dc.contributor.referee1 |
SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
|
dc.contributor.referee1ID |
SANTOS JÚNIOR, G. G. |
pt_BR |
dc.description.resumo |
Este relatório tem como objetivo descrever as atividades desenvolvidas durante o
período de Estágio Integrado realizado na empresa Idea! Electronic Systems do dia 07 de
janeiro de 2019 a 14 de novembro de 2019 totalizando uma carga horária de 1880 horas.
O estágio em questão foi realizado no setor de Microeletrônica da referida empresa,
especificamente na área de verificação, na qual foram atribuídas ao estagiário as seguintes
atividades:
• Estudo e familiarização com o fluxo de referência da Idea! para projeto lógico dos
circuitos digitais e estratégias de verificação;
• Revisão dos principais artigos da área de sistemas ópticos com detecção coerente
e algoritmos de processamento de sinais referentes aos blocos a serem verificados
duranten o estágio;
• Modelagem em ambiente SystemVerilog para validação funcional e estrutural dos
algoritmos de DSP e protocolos a serem atribuídos ao aluno;
• Estudo e teste dos modelos arquiteturais para validação funcional e estrutural;
• Verificação dos circuitos digitais seguindo a linguagem de descrição de hardware de
referência usado na empresa (SystemVerilog) em conjunção com a metodologia de
verificação UVM;
• Participação no desenvolvimento de um gerador de testbenchs UVM;
Essas atividades foram desenvolvidas sob supervisão dos coordenadores da área de
Verificação e Protocolo Marcelo Guedes e Carlos Castro e do diretor de Microeletrônica
Jacklyn Dias Reis, sob orientação do professor doutor Marcos Ricardo Alcântara Morais. |
pt_BR |
dc.publisher.country |
Brasil |
pt_BR |
dc.publisher.department |
Centro de Engenharia Elétrica e Informática - CEEI |
pt_BR |
dc.publisher.initials |
UFCG |
pt_BR |
dc.subject.cnpq |
Engenharia Elétrica. |
pt_BR |
dc.title |
Estágio integrado na Idea! Electronic Systems. |
pt_BR |
dc.date.issued |
2019-11-18 |
|
dc.identifier.uri |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20810 |
|
dc.date.accessioned |
2021-08-24T20:41:02Z |
|
dc.date.available |
2021-08-24 |
|
dc.date.available |
2021-08-24T20:41:02Z |
|
dc.type |
Trabalho de Conclusão de Curso |
pt_BR |
dc.subject |
Estágio em Engenharia Elétrica |
pt_BR |
dc.subject |
Idea! Electronic Systems |
pt_BR |
dc.subject |
Comunicação óptica coerente |
pt_BR |
dc.subject |
Sistemas ópticos coerentes |
pt_BR |
dc.subject |
Verificação funcional |
pt_BR |
dc.subject |
Transaction Level Modeling - TLM |
pt_BR |
dc.subject |
Gerador de Testbench |
pt_BR |
dc.subject |
Internship in Electrical Engineering |
pt_BR |
dc.subject |
Idea! Electronic Systems |
pt_BR |
dc.subject |
Coherent optical communication |
pt_BR |
dc.subject |
Coherent Optical Systems |
pt_BR |
dc.subject |
Functional verification |
pt_BR |
dc.subject |
Transaction Level Modeling - TLM |
pt_BR |
dc.subject |
Testbench Generator |
pt_BR |
dc.rights |
Acesso Aberto |
pt_BR |
dc.creator |
ARRUDA, Lucas Eliseu Gonçalves de. |
|
dc.publisher |
Universidade Federal de Campina Grande |
pt_BR |
dc.language |
por |
pt_BR |
dc.title.alternative |
Internship integrated at Idea! Electronic Systems. |
pt_BR |
dc.identifier.citation |
ARRUDA, Lucas Eliseu Gonçalves de. Estágio integrado na Idea! Electronic Systems. 2019. 29f. (Relatório de Estágio Integrado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2019. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20810 |
pt_BR |