Tutorial Cadence Virtuoso para a tecnologia CMHV7SF 180 nm.

Página inicial
→
Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
→
CURSOS DE GRADUAÇÃO DO CEEI
→
Curso de Bacharelado em Engenharia Elétrica
→
Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio
→
Ver item

dc.creator.ID	RAMOS, M. R.	pt_BR
dc.creator.Lattes	http://lattes.cnpq.br/1728311941410572	pt_BR
dc.contributor.advisor1	FREIRE, Raimundo Carlos Silvério.
dc.contributor.advisor1ID	FREIRE, R. C. S.	pt_BR
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/4016576596215504	pt_BR
dc.contributor.referee1	LUCIANO, Benedito Antonio.
dc.contributor.referee1ID	LUCIANO, B. A.	pt_BR
dc.description.resumo	Para ajudar na orientação dos alunos da disciplina de Estrutura e Concepção de Circuitos Integrados, foi elaborado um Tutorial do Cadence Virtuoso explicando passo a passo um projeto de circuito integrado de um Inversor Digital CMOS. Neste relatório é apresentado como criar uma biblioteca, passando por projeto de um esquemático, como testar o circuito realizando simulações trasitórios e CC, e como montar o leiaute e verificar o projeto utilizando os teste de DRC e LVS. No final é apresentando um projeto de um filtro passa-baixas com o objetivo de demonstrar como é feito uma análise CA.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Centro de Engenharia Elétrica e Informática - CEEI	pt_BR
dc.publisher.initials	UFCG	pt_BR
dc.subject.cnpq	Engenharia Elétrica.	pt_BR
dc.title	Tutorial Cadence Virtuoso para a tecnologia CMHV7SF 180 nm.	pt_BR
dc.date.issued	2019-07
dc.description.abstract	In order to assist in the orientation of the students orientation of the Integrated Circuits Design discipline, a Tutorial of Cadence Virtuoso was developed, with the objective to presenting the procedures step by step in the circuit design of a CMOS Digital Inverter. This report explains how to create a library, designing a schematic, how to test the circuit by performing transient and DC simulations, and how to assemble the layout and check the design using the DRC and LVS tests. At the end, a project of a low-pass filter is presented, in order to demonstrate how an AC analysis is done.	pt_BR
dc.identifier.uri	http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20849
dc.date.accessioned	2021-08-26T16:41:31Z
dc.date.available	2021-08-26
dc.date.available	2021-08-26T16:41:31Z
dc.type	Trabalho de Conclusão de Curso	pt_BR
dc.subject	Estágio em Engenharia Elétrica	pt_BR
dc.subject	Cadence Virtuoso	pt_BR
dc.subject	Tecnologia CMHV7SF 180 nm	pt_BR
dc.subject	Disciplina Estrutura e Concepção de Circuitos Integrados - UFCG	pt_BR
dc.subject	Inversor digital CMOS	pt_BR
dc.subject	Biblioteca de projetos	pt_BR
dc.subject	Simulações transitórios	pt_BR
dc.subject	Teste de DRC	pt_BR
dc.subject	Teste de LVS	pt_BR
dc.subject	Internship in Electrical Engineering	pt_BR
dc.subject	Cadence Virtuoso	pt_BR
dc.subject	CMHV7SF 180nm technology	pt_BR
dc.subject	Subject Structure and Design of Integrated Circuits - UFCG	pt_BR
dc.subject	Digital CMOS Inverter	pt_BR
dc.subject	Project library	pt_BR
dc.subject	Transient simulations	pt_BR
dc.subject	DRC Test	pt_BR
dc.subject	LVS Test	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.creator	RAMOS, Moabe Rodrigues.
dc.publisher	Universidade Federal de Campina Grande	pt_BR
dc.language	por	pt_BR
dc.title.alternative	Cadence Virtuoso Tutorial for CMHV7SF 180 nm technology.	pt_BR
dc.identifier.citation	RAMOS, Moabe Rodrigues. Tutorial Cadence Virtuoso para a tecnologia CMHV7SF 180 nm. 2019. 49f. (Relatório de Estágio Supervisionado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2019. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20849	pt_BR