dc.creator.ID |
BARBOSA JÚNIOR, I. S. |
pt_BR |
dc.creator.Lattes |
http://lattes.cnpq.br/8520822086555275 |
pt_BR |
dc.contributor.advisor1 |
FREIRE, Raimundo Carlos Silvério. |
|
dc.contributor.advisor1ID |
FREIRE, R. C. S. |
pt_BR |
dc.contributor.advisor1Lattes |
http://lattes.cnpq.br/4016576596215504 |
pt_BR |
dc.contributor.advisor2 |
MARTINO, João Antonio |
|
dc.contributor.advisor2ID |
MARTINO, J. A. |
pt_BR |
dc.contributor.advisor2Lattes |
http://lattes.cnpq.br/1029892667445223 |
pt_BR |
dc.contributor.referee1 |
SERRES, Alexandre Jean René. |
|
dc.contributor.referee1ID |
SERRES, A. J. R. |
pt_BR |
dc.contributor.referee2 |
ARAÚJO, Jalberth Fernandes de. |
|
dc.contributor.referee2ID |
ARAÚJO, J. F. |
pt_BR |
dc.description.resumo |
O Amplificador de Ganho Programável é um circuito capaz de, convenientemente, ter seu
ganho alterado de maneira a atender vários níveis de amplificação. O circuito apresentado
neste trabalho foi construído para integrar o receptor de um sistema Bluetooth de Baixa
Energia, o qual possui aplicações em Internet das Coisas, contemplando aplicações na
área médica, por exemplo. A topologia proposta neste trabalho é constituída por um
primeiro estágio com fonte degenerada, um segundo estágio com uma fonte-comum
com carga resistiva e um circuito de interface com transcondutância melhorada para
construir o amplificador, o qual possui ultra baixo consumo (< 104 μW) e ocupa uma
área de 0,004 mm2. Cada saída diferencial do circuito foi carregada com 2 pF, valor
estimado levando-se em consideração o carregamento imposto pelo bloco seguinte em uma
arquitetura de receptor, isto é, um conversor analógico-digital. Projetado em tecnologia
CMOS de 0,13 μm e com tensão de alimentação de 1 V, as simulações da vista extraída
do circuito desenvolvido resultaram em consumo máximo de 103,1 μW, largura de banda
mínima de 7,56 MHz, ruído máximo de 32,14 nV/!Hz e uma faixa de ganho de 2,56 -
19,69 dB, apresentando melhor desempenho quanto às características de ruído, faixa de
ganho por estágio e área quando comparado à trabalhos recentes. A margem de fase do
circuito foi de até 104,8◦, tendo sido não inferior a 49◦. |
pt_BR |
dc.publisher.country |
Brasil |
pt_BR |
dc.publisher.department |
Centro de Engenharia Elétrica e Informática - CEEI |
pt_BR |
dc.publisher.initials |
UFCG |
pt_BR |
dc.subject.cnpq |
Engenharia Elétrica. |
pt_BR |
dc.title |
Projeto de um amplificador de ganho programável para bluetooth de baixa energia em tecnologia CMOS de 0,13 μm |
pt_BR |
dc.date.issued |
2020-03-10 |
|
dc.description.abstract |
The Programmable Gain Amplifier is a circuit capable of conveniently changing its gain
to address various levels of amplification. The circuit which design is described in this
work is intended to be within the receiver sub-domain of a Bluetooth Low-Energy system,
which finds applications on the Internet of Things industry, finding application on the
healthcare field, for instance. The topology proposed in this work is built by combining
a source degenerated first stage, a common-source with resistive load second stage, and
a transconductance boosting circuit interface to realize an amplifier that has ultra low
power consumption (< 104 μW) and occupies an area of 0,004 mm2. Each differential
output of the circuit is loaded with 2 pF, value that is the estimated load taking into
consideration the loading imposed for the following block of a receiver architecture, i.e.
the Analog-to-Digital Converter. Designed in a CMOS 0,13 μm technology and with a
supply voltage of 1 V, the simulations on the extracted view of the developed circuit
have resulted in maximum power dissipation of 103.1 μW, minimum bandwidth of 7.56
MHz, noise of 32.14 nV/!Hz, and gain range of 2.56 - 19.69 dB, portraying a better
performance respective to noise, gain range per stage and area when compared to recent
works. The phase margin of the core circuit is no greater than 104.8◦ and no less than 49◦. |
pt_BR |
dc.identifier.uri |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/21873 |
|
dc.date.accessioned |
2021-11-08T11:07:57Z |
|
dc.date.available |
2021-11-08 |
|
dc.date.available |
2021-11-08T11:07:57Z |
|
dc.type |
Trabalho de Conclusão de Curso |
pt_BR |
dc.subject |
Amplificador de ganho programável - bluetooth |
pt_BR |
dc.subject |
Bluetooth de baixa energia |
pt_BR |
dc.subject |
Tecnologia CMOS de 0,13 μm |
pt_BR |
dc.subject |
Complementary metal oxide semiconductor - CMOS |
pt_BR |
dc.subject |
Amplificador diferencial |
pt_BR |
dc.subject |
Realimentação de modo comum |
pt_BR |
dc.subject |
Amplificador pseudo-diferencial |
pt_BR |
dc.subject |
Programmable Gain Amplifier - bluetooth |
pt_BR |
dc.subject |
Low power bluetooth |
pt_BR |
dc.subject |
0.13 µm CMOS technology |
pt_BR |
dc.subject |
Complementary metal oxide semiconductor - CMOS |
pt_BR |
dc.subject |
Differential amplifier |
pt_BR |
dc.subject |
Common Mode Feedback |
pt_BR |
dc.subject |
Pseudo-differential amplifier |
pt_BR |
dc.rights |
Acesso Aberto |
pt_BR |
dc.creator |
BARBOSA JÚNIOR, Isaías de Sousa. |
|
dc.publisher |
Universidade Federal de Campina Grande |
pt_BR |
dc.language |
por |
pt_BR |
dc.title.alternative |
Design of a low power bluetooth programmable gain amplifier in 0.13 μm CMOS technology |
pt_BR |
dc.identifier.citation |
BARBOSA JÚNIOR, Isaías de Sousa. Projeto de um amplificador de ganho programável para bluetooth de baixa energia em tecnologia CMOS de 0,13 μm. 2020. 78f. (Dissertação de Mestrado) Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2020. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/21873 |
pt_BR |