dc.creator.ID |
GOMES, J. P. M. |
pt_BR |
dc.creator.Lattes |
http://lattes.cnpq.br/0873370884714415 |
pt_BR |
dc.contributor.advisor1 |
SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
|
dc.contributor.advisor1ID |
SANTOS JÚNIOR, Gutemberg Gonçalves dos |
pt_BR |
dc.contributor.advisor1Lattes |
http://lattes.cnpq.br/0204301941083935 |
pt_BR |
dc.contributor.referee1 |
MORAIS, Marcos Ricardo Alcântara de. |
|
dc.contributor.referee1ID |
MORAIS, M. R. A. |
pt_BR |
dc.contributor.referee1Lattes |
http://lattes.cnpq.br/6425114303423453 |
pt_BR |
dc.description.resumo |
A grande maioria dos circuitos integrados existentes atualmente são compostos por partes analógicas e partes digitais, caracterizando o que é denominado de design AMS. Entretanto, não existe ainda um padrão definido sobre a melhor forma de se verificar tais designs, com cada empresa tendo sua própria solução para o problema. Com isso, foi feita durante esse trabalho uma investigação e implementação de um ambiente UVM que consiga lidar com circuitos mistos, com base principalmente nos trabalhos em desenvolvimento do grupo de trabalho UVM-AMS que busca desenvolver um padrão universal de verificação para tais circuitos. O ambiente foi concebido através de uma abordagem que se aproxima bastante do exposto pelo grupo e que consegue lidar com diferentes formatos de designs mistos, demonstrando sua funcionalidade e potencial aplicação na indústria. |
pt_BR |
dc.publisher.country |
Brasil |
pt_BR |
dc.publisher.department |
Centro de Engenharia Elétrica e Informática - CEEI |
pt_BR |
dc.publisher.initials |
UFCG |
pt_BR |
dc.subject.cnpq |
Engenharia Elétrica |
pt_BR |
dc.title |
Relatório de Estágio Supervisionado: Laboratório de Sistemas Embarcados e Computação Pervasiva-Embedded. |
pt_BR |
dc.date.issued |
2023-11-16 |
|
dc.description.abstract |
The vast majority of currently existing integrated circuits are composed of analog and digital parts, featuring what is called AMS design. Therefore, there is still no deĄned standard on the best way to verify such designs, with each company having its own solution to the problem. With this, during this work, an UVM environment was investigated and implemented so it can deal with mixed circuits, based mainly on the work in development of the UVM-AMS working group that is developing a universal veriĄcation standard for such circuits. A environment was conceived through an approach that closely aligns with what the group presented and manages different formats of mixed designs, demonstrating its functionality and potential application in the industry. |
pt_BR |
dc.identifier.uri |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/34822 |
|
dc.date.accessioned |
2024-02-27T23:11:32Z |
|
dc.date.available |
2024-02-27 |
|
dc.date.available |
2024-02-27T23:11:32Z |
|
dc.type |
Trabalho de Conclusão de Curso |
pt_BR |
dc.subject |
AMS |
pt_BR |
dc.subject |
Circuitos Mistos |
pt_BR |
dc.subject |
Verificação |
pt_BR |
dc.subject |
System Verilog |
pt_BR |
dc.subject |
UVM |
pt_BR |
dc.subject |
Mixed Circuits |
pt_BR |
dc.subject |
Verification |
pt_BR |
dc.rights |
Acesso Aberto |
pt_BR |
dc.creator |
GOMES, João Pedro Melquiades. |
|
dc.publisher |
Universidade Federal de Campina Grande |
pt_BR |
dc.language |
por |
pt_BR |
dc.title.alternative |
Supervised Internship Report: Embedded Systems and Pervasive Computing Laboratory-Embedded. |
pt_BR |
dc.identifier.citation |
GOMES, João Pedro Melquiades. Relatório de Estágio Supervisionado: Laboratório de Sistemas Embarcados e Computação Pervasiva-Embedded. 2023. 48 f. Relatório de Estágio (Bacharelado em Engenharia Elétrica) - Universidade Federal de Campina Grande, Centro de Engenharia Elétrica e Informática, Campina Grande, Paraíba, Brasil, 2023. |
pt_BR |