Aplicação do RISC-V formal verification framework para verificação formal de um núcleo de processamento.

Página inicial
→
Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
→
CURSOS DE GRADUAÇÃO DO CEEI
→
Curso de Bacharelado em Engenharia Elétrica
→
Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias
→
Ver item

dc.creator.ID	MEDEIROS, P. A. C.	pt_BR
dc.creator.Lattes	http://lattes.cnpq.br/0972379009281917	pt_BR
dc.contributor.advisor1	MORAIS, Marcos Ricardo Alcântara.
dc.contributor.advisor1ID	MORAIS, M. R. A.	pt_BR
dc.contributor.advisor1ID	MORAIS, MARCOS R. A.	pt_BR
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/6425114303423453	pt_BR
dc.contributor.referee1	SANTOS JÚNIOR, Gutemberg Gonçalves dos.
dc.contributor.referee1ID	SANTOS JÚNIOR, Gutemberg Gonçalves dos.	pt_BR
dc.contributor.referee1Lattes	http://lattes.cnpq.br/0204301941083935	pt_BR
dc.description.resumo	A verificação de hardware é essencial para garantir a qualidade de circuitos eletrônicos. Nesse contexto a verificação formal é capaz de encontrar bugs que seriam muito difíceis de encontrar em uma simulação dinâmica, impulsionando a qualidade da verificação. Baseada em propriedades, a verificação formal busca provar que um design apresenta os comportamentos intencionados e não apresenta comportamentos indesejados. O RISC-V Formal Verification Framework é uma ferramenta de verificação formal de código aberto, que possibilita a verificação de núcleos de processamento baseados na arquitetura RISCV. Nos propomos, então, a aplicar essa ferramenta no processador CV32E40P utilizado na plataforma PULP, também de código aberto. Com isso, pudemos encontrar bugs no design e compreender o porquê deles acontecerem.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Centro de Engenharia Elétrica e Informática - CEEI	pt_BR
dc.publisher.initials	UFCG	pt_BR
dc.subject.cnpq	Engenharia Elétrica.	pt_BR
dc.title	Aplicação do RISC-V formal verification framework para verificação formal de um núcleo de processamento.	pt_BR
dc.date.issued	2024
dc.description.abstract	Hardware verification is essential to ensure the quality of electronic circuits. In this context, formal verification is capable of finding bugs that would be too hard to find in a dynamic simulation, boosting verification quality. Based on properties, formal verification attempts to prove that a design shows the intended behaviors and does not show undesired behaviors. The RISC-V Formal Verification Framework is an open-source formal verification tool, which enables the verification of processing cores based on RISC-V architecture. We therefore proposed to apply this tool on the CV32E40P processor used in the PULP platform, which is also open-source. With that, we were able to find bugs in the design and understand why they happened.	pt_BR
dc.identifier.uri	http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/37095
dc.date.accessioned	2024-08-06T19:33:11Z
dc.date.available	2024-08-06
dc.date.available	2024-08-06T19:33:11Z
dc.type	Trabalho de Conclusão de Curso	pt_BR
dc.subject	Verificação de hardware	pt_BR
dc.subject	Design de hardware	pt_BR
dc.subject	Verificação formal	pt_BR
dc.subject	Núcleo de processamento	pt_BR
dc.subject	RISC-V	pt_BR
dc.subject	Hardware check	pt_BR
dc.subject	Hardware design	pt_BR
dc.subject	Formal verification	pt_BR
dc.subject	Core processing	pt_BR
dc.subject	Verificación de hardware	pt_BR
dc.subject	Diseño de hardware	pt_BR
dc.subject	Verificación formal	pt_BR
dc.subject	Centro procesando	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.creator	MEDEIROS, Pedro Arthur da Cunha.
dc.publisher	Universidade Federal de Campina Grande	pt_BR
dc.language	por	pt_BR
dc.title.alternative	Applying the RISC-V formal verification framework for verification formal processing core.	pt_BR
dc.title.alternative	Aplicación del marco de verificación formal RISC-V para la verificación núcleo de procesamiento formal.	pt_BR
dc.identifier.citation	MEDEIROS, Pedro Arthur da Cunha. Aplicação do RISC-V formal verification framework para verificação formal de um núcleo de processamento. 2024. 48 fl. Monografia (Bacharelado em Engenharia Elétrica) - Universidade Federal de Campina Grande, Centro de Engenharia Elétrica e Informática, Campina Grande, Paraíba, Brasil, 2024. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/37095	pt_BR
dc.description.resumen	La verificación del hardware es fundamental para garantizar la calidad de los circuitos electrónicos. En este contexto, la verificación formal es capaz de encontrar errores que serían muy difíciles de encontrar en una simulación dinámica, potenciando la calidad de la verificación. Con base en propiedades, la verificación formal busca demostrar que un diseño presenta las conductas previstas y no presenta conductas no deseadas. El RISC-V Formal Verification Framework es una herramienta de verificación formal de código abierto, que permite la verificación de núcleos de procesamiento basados en la arquitectura RISCV. Por lo tanto proponemos aplicar esta herramienta al procesador CV32E40P utilizado. en la plataforma PULP, también de código abierto. Con esto, pudimos encontrar errores en el diseñar y comprender por qué suceden.	pt_BR