dc.creator.ID |
ARAUJO, E. A. B. |
pt_BR |
dc.creator.Lattes |
http://lattes.cnpq.br/3893625825093322 |
pt_BR |
dc.contributor.advisor1 |
SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
|
dc.contributor.advisor1ID |
SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
pt_BR |
dc.contributor.advisor1ID |
dos Santos, G.G. |
pt_BR |
dc.contributor.advisor1ID |
Santos, Gutemberg G. |
pt_BR |
dc.contributor.advisor1Lattes |
http://lattes.cnpq.br/0204301941083935 |
pt_BR |
dc.contributor.referee1 |
MORAIS, Marcos Ricardo Alcântara. |
|
dc.contributor.referee1ID |
MORAIS, M. R. A. |
pt_BR |
dc.contributor.referee1ID |
MORAIS, MARCOS R. A. |
pt_BR |
dc.contributor.referee1ID |
MORAIS, M.R.A. |
pt_BR |
dc.contributor.referee1Lattes |
http://lattes.cnpq.br/6425114303423453 |
pt_BR |
dc.description.resumo |
O protocolo AX14-Lite é uma arquitetura de barramento desenvolvida pela ARM Holdings,
projetada para simplificar a comunicação eficiente entre um processador manager (como
um processador ARM) e dispositivos subordinates em sistemas digitais. Este trabalho
oferece uma visão geral dos princípios fundamentais do AX14-Lite, seus sinais, operações e
sua aplicabilidade em diferentes contextos de design. Foi implementado um barramento
AX14-Lite de alto desempenho utilizando SystemVerilog. Todo esse projeto está dividido
em duas partes: a primeira é o design manager e subordinate do AX14-Lite. A segunda
parte foi um testbench para avaliar os componentes de projeto manager e subordinate.
Este trabalho serve como uma introdução acessível ao protocolo AX14-Lite, fornecendo
uma base sólida para estudos futuros e implementações práticas em projetos de sistemas
digitais. Fazendo uso das ferramentas da Cadence©. |
pt_BR |
dc.publisher.country |
Brasil |
pt_BR |
dc.publisher.department |
Centro de Engenharia Elétrica e Informática - CEEI |
pt_BR |
dc.publisher.initials |
UFCG |
pt_BR |
dc.subject.cnpq |
Engenharia Elétrica |
pt_BR |
dc.title |
Implementação de um barramento AX14 - LITE para circuitos integrados. |
pt_BR |
dc.date.issued |
2024-05 |
|
dc.description.abstract |
The AX14-Lite protocol is a bus architecture developed by ARM Holdings designed
to simplify efficient communication between a manager processor (such as an ARM
processor) and subordinate devices in digital systems. This work provides an overview
of the fundamental principles of AX14-Lite, its signals, operations and its applicability
in different design contexts. A high-performance AX14-Lite bus was implemented using
SystemVerilog. This entire project is divided into two parts: the first is the manager and
subordinate design of AX14-Lite. The second part was a testbench to evaluate the manager
and subordinate project components. This work serves as an accessible introduction to
the AX14-Lite protocol, providing a solid foundation for future studies and practical
implementations in digital systems projects. Making use of Cadence ©
tools. |
pt_BR |
dc.identifier.uri |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/37177 |
|
dc.date.accessioned |
2024-08-07T23:26:32Z |
|
dc.date.available |
2024-08-07 |
|
dc.date.available |
2024-08-07T23:26:32Z |
|
dc.type |
Trabalho de Conclusão de Curso |
pt_BR |
dc.subject |
AX14-Lite |
pt_BR |
dc.subject |
Barramento |
pt_BR |
dc.subject |
Comunicação manager-subordinate |
pt_BR |
dc.subject |
SystemVeri- log |
pt_BR |
dc.subject |
Bus |
pt_BR |
dc.subject |
Manager-subordinate communication |
pt_BR |
dc.subject |
SystemVeri- log |
pt_BR |
dc.subject |
Comunicación administrador-subordinado |
pt_BR |
dc.subject |
SystemVeri- registro |
pt_BR |
dc.rights |
Acesso Aberto |
pt_BR |
dc.creator |
ARAÚJO, Ezequiel Apolonio Brito de. |
|
dc.publisher |
Universidade Federal de Campina Grande |
pt_BR |
dc.language |
por |
pt_BR |
dc.title.alternative |
Implementation of an AX14 - LITE bus for integrated circuits. |
pt_BR |
dc.title.alternative |
Implementación de un bus AX14 - LITE para circuitos integrados. |
pt_BR |
dc.identifier.citation |
ARÚJO, Ezequiel Apolonio Brito de. Implementação de um barramento AX14 - LITE para circuitos em integrados. 2024. 57 fl. (Trabalho de Conclusão de Curso - Monografia) Curso em Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2024. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/37177 |
pt_BR |
dc.description.resumen |
El protocolo AX14-Lite es una arquitectura de bus desarrollada por ARM Holdings,
diseñado para simplificar la comunicación eficiente entre un procesador administrador (como
un procesador ARM) y dispositivos subordinados en sistemas digitales. Este trabajo
proporciona una descripción general de los principios fundamentales de AX14-Lite, sus señales, operaciones y
su aplicabilidad en diferentes contextos de diseño. Se implementó un autobús
AX14-Lite de alto rendimiento utilizando SystemVerilog. Todo este proyecto está dividido
en dos partes: la primera es la encargada y subordinada del diseño de AX14-Lite. La segunda
parte era un banco de pruebas para evaluar los componentes del proyecto gerente y subordinado.
Este trabajo sirve como una introducción accesible al protocolo AX14-Lite, proporcionando
una base sólida para futuros estudios e implementaciones prácticas en proyectos de sistemas
digital. Utilizando las herramientas de Cadence©. |
pt_BR |