dc.creator.ID |
VILARIM, Í. V. D. |
pt_BR |
dc.creator.Lattes |
http://lattes.cnpq.br/4568283224010957 |
pt_BR |
dc.contributor.advisor1 |
SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
|
dc.contributor.advisor1ID |
SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
pt_BR |
dc.contributor.advisor1ID |
dos Santos, G.G. |
pt_BR |
dc.contributor.advisor1ID |
Santos, Gutemberg G. |
pt_BR |
dc.contributor.advisor1Lattes |
http://lattes.cnpq.br/0204301941083935 |
pt_BR |
dc.contributor.referee1 |
SANTOS, Danilo Freire de Souza. |
|
dc.contributor.referee1ID |
Danilo F. S. Santos. |
pt_BR |
dc.contributor.referee1ID |
SANTOS, DANILO. |
pt_BR |
dc.contributor.referee1ID |
SANTOS, DANILO F. S. |
pt_BR |
dc.contributor.referee1Lattes |
http://lattes.cnpq.br/9890987649970131 |
pt_BR |
dc.description.resumo |
Este relatório tem como objetivo detalhar as principais atividades executadas pelo aluno
Ítalo Vladimir Diniz Vilarim, do curso de graduação em Engenharia Elétrica, durante o
período de estágio na empresa Omnisys Engenharia, do grupo Thales. O estágio ocorreu
entre o período do dia 02/05/23 até 01/05/24, com carga horária de 30 horas semanais,
focado na área de desenvolvimento utilizando FPGA para um equipamento de geração de
sinais destinados a radares de rota e aproximação. |
pt_BR |
dc.publisher.country |
Brasil |
pt_BR |
dc.publisher.department |
Centro de Engenharia Elétrica e Informática - CEEI |
pt_BR |
dc.publisher.initials |
UFCG |
pt_BR |
dc.subject.cnpq |
Engenharia Elétrica |
pt_BR |
dc.title |
Relatório de estágio integrado - Área de concentração. |
pt_BR |
dc.date.issued |
2024-05-17 |
|
dc.description.abstract |
This report aims to detail the main activities carried out by student Ítalo Vladimir Diniz
Vilarim, from the Electrical Engineering undergraduate course, during his internship pe-
riod at the company Omnisys Engenharia, part of the Thales group. The internship took
place between 02/05/23 and 01/05/24, with a workload of 30 hours per week, focused
on the area of development using FPGA for signal generation equipment for route and
approach radars. |
pt_BR |
dc.identifier.uri |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/37274 |
|
dc.date.accessioned |
2024-08-13T00:17:25Z |
|
dc.date.available |
2024-08-12 |
|
dc.date.available |
2024-08-13T00:17:25Z |
|
dc.type |
Trabalho de Conclusão de Curso |
pt_BR |
dc.subject |
FPGA |
pt_BR |
dc.subject |
Radares de rota e aproximação |
pt_BR |
dc.subject |
Geração de sinais |
pt_BR |
dc.subject |
Route and approach radars |
pt_BR |
dc.subject |
Signal generation |
pt_BR |
dc.subject |
Radares de ruta y aproximación |
pt_BR |
dc.subject |
Generación de señales |
pt_BR |
dc.rights |
Acesso Aberto |
pt_BR |
dc.creator |
VILARIM, Ítalo Vladimir Diniz. |
|
dc.publisher |
Universidade Federal de Campina Grande |
pt_BR |
dc.language |
por |
pt_BR |
dc.title.alternative |
Integrated internship report - Concentration area: embedded systems. |
pt_BR |
dc.title.alternative |
Informe de prácticas integrado - Área de concentración: sistemas integrados. |
pt_BR |
dc.identifier.citation |
VILARIM, Ítalo Vladimir Diniz. Relatório de estágio integrado - Área de concentração. 2024. 25 fl. (Trabalho de Conclusão de Curso - Relatório de Estágio Integrado), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2024. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/37274 |
|
dc.description.resumen |
Este informe tiene como objetivo detallar las principales actividades realizadas por el estudiante
Ítalo Vladimir Diniz Vilarim, de la carrera de Ingeniería Eléctrica, durante la
Período de prácticas en la empresa Omnisys Engenharia, parte del grupo Thales. La pasantía se realizó
entre el período del 02/05/23 al 01/05/24, con una carga horaria de 30 horas semanales,
enfocado al área de desarrollo utilizando FPGA para equipos de generación de energía
señales destinadas a radares de ruta y de aproximación. |
pt_BR |