DSpace/Manakin Repository

Análise do sistema de sincronização de bit de uma rede local de computadores em anel com fibras óticas.

Mostrar registro simples

dc.creator.ID MEDEIROS, E. pt_BR
dc.contributor.advisor1 GIOZZA, William Ferreira.
dc.contributor.advisor1ID GIOZZA, W. F. pt_BR
dc.contributor.advisor1Lattes http://lattes.cnpq.br/3408305339297459 pt_BR
dc.contributor.referee1 ARANTES, Dalton Soares.
dc.contributor.referee2 ROCHA, Creso dos Santos.
dc.contributor.referee3 FARIAS, José Ewerton Pombo de.
dc.description.resumo Redes locais de computadores configuradas em anel com protocolos de acesso determínisticos e fibras óticas como meio de transmissão constituem uma alternativa importante para a integração de serviços de comunicação ( dados, imagem, voz) a nível local. O sistema de transmissão ao nível de bit geralmente associado a esse tipo de rede, configura uma cadeia síncrona de repetidores regenerativos. O esquema de sincronização ao nível de bit mais indicado para a cadeia de repetidores de uma rede em anel é o esquema mestre-escravo. A transmissão em banda-básica resulta no transceptor mais simples e econômico. O esquema de sincronização mestre-escravo pode ser implementado numa rede em anel transmitindo-se a informação do relógio no próprio sinal de dados. Neste caso, o nó repetidor mestre fornece uma base de tempo estável e os demais repetidores recuperam a informação do relógio passando o sinal de dados recebidos por um não lincaridade e, em seguida, um filtro. Circuitos Phase- Locked Loop (PLL) podem realizar essas duas operações e têm sido utilizados em várias realizações. O processo de recuperção do relógio produz jitter na fase do relógio recuperado. O efeito acumulativo decorrente do encandeamento dos nós repetidores pode tornar o jitter uma forte limitação no desempenho do sistema de sincronização. A acumulação do jitter provoca dois problemas básicos: a necessidade de se colocar um tampão de sincronização no nó repetidor mestre e a possibilidade de haver falhas no sincronismo da rede pela ocorrência de perdas de ciclos (“cycle-slips”) nos PLL’s. Neste trabalho, a acumulação do jitter causado pela Interferência de Símbolos (IES) é avaliada para uma cadeia de repetidores em uma rede de computadores configurada em anel e com fibras como meio de transmissão. Considera-se a transmissão em banda básica usando-se o código Manchester (Bifase) e um PLL de 2ª ordem como circuito recuperador do relógio. O desempenho do sistema de sincronismo ao nível de bit em relação ao jitter causado pela IES, é avaliado em função da dispersão na fibra ótica, do número de nós repetidores na sub-rede de comunicação e do comprimento médio dos enlaces óticos. Adicionalmente, estima-se o comprimento do tampão de sincronização de anel requerido no nó repetidor mestre e se analisa o projeto dos PLL’S sincronizadores. pt_BR
dc.publisher.country Brasil pt_BR
dc.publisher.department Centro de Engenharia Elétrica e Informática - CEEI pt_BR
dc.publisher.program PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA pt_BR
dc.publisher.initials UFCG pt_BR
dc.title Análise do sistema de sincronização de bit de uma rede local de computadores em anel com fibras óticas. pt_BR
dc.date.issued 1986-08
dc.description.abstract Local networks of ring-shaped computers with deterministic access protocols and optical fibers as a means of transmission are an important alternative for integrating communication services (data, image, voice) at the local level. The bit-level transmission system generally associated with this type of network configures a synchronous chain of regenerative repeaters. The most appropriate bit-level synchronization scheme for the repeater chain of a ring network is the master-slave scheme. Basic-band transmission results in the simplest and most economical transceiver. The master-slave synchronization scheme may be implemented in a ring network by transmitting the clock information in the data signal itself. In this case, the master repeater node provides a stable time base and the other repeaters retrieve the clock information by passing the data signal received by a non-lincarity and then a filter. Phase-Locked Loop (PLL) circuits can perform these two operations and have been used in various embodiments. The clock recovery process produces jitter in the recovered clock phase. The cumulative effect of dazzling repeater nodes can make jitter a strong limitation on the performance of the synchronization system. The accumulation of jitter causes two basic problems: the need to place a synchronization buffer in the master repeater node, and the possibility of network failures by the occurrence of cycle-slips in PLLs. In this work, the jitter accumulation caused by the Symbols Interference (IES) is evaluated for a chain of repeaters in a computer network configured in ring and with fibers as a transmission medium. The transmission in basic band is considered using the code Manchester (Bifase) and a PLL of 2nd order like circuit recuperador of the clock. The performance of the bit-level synchronization system in relation to the jitter caused by the IES is evaluated as a function of the dispersion in the optical fiber, the number of repeater nodes in the communication subnet and the average length of the optical links. Additionally, the length of the ring synchronization buffer required in the master repeater node is estimated and the design of the PLLs synchronizers is analyzed. pt_BR
dc.identifier.uri http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/4109
dc.date.accessioned 2019-06-04T14:59:03Z
dc.date.available 2019-06-04
dc.date.available 2019-06-04T14:59:03Z
dc.type Dissertação pt_BR
dc.rights Acesso Aberto pt_BR
dc.creator MEDEIROS, Eugênio.
dc.publisher Universidade Federal de Campina Grande pt_BR
dc.language por pt_BR
dc.title.alternative Analysis of the bit synchronization system of a local network of ringed computers with optical fibers. pt_BR
dc.identifier.citation MEDEIROS, Eugênio. Análise do sistema de sincronização de bit de uma rede local de computadores em anel com fibras óticas. 1986. 164f. (Dissertação de Mestrado em Engenharia Elétrica), Curso de Pós-Graduação em Engenharia Elétrica, Centro de Ciências e Tecnologia, Universidade Federal da Paraíba – Campus II - Campina Grande - PB - Brasil, 1986. pt_BR


Arquivos deste item

Este item aparece na(s) seguinte(s) coleção(s)

Mostrar registro simples

Buscar DSpace


Busca avançada

Navegar

Minha conta