Simulação digital de sistemas lógicos.

Página inicial
→
Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
→
PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
→
Mestrado em Engenharia Elétrica.
→
Ver item

dc.creator.ID	CAVALCANTE, J. H. F.	pt_BR
dc.contributor.advisor1	DEEP, Gurdip Singh.
dc.contributor.advisor1ID	DEEP, G. S.	pt_BR
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/6322106621770962	pt_BR
dc.contributor.referee1	MAJITHIA, Jayanti.
dc.contributor.referee2	HATTORI, Mario Toyotaro.
dc.description.resumo	ESTE TRABALHO DESENVOLVE UM SIMULADOR À TABELA DE ACIONAMENTO PARA SIMULAÇÃO DE SISTEMAS LÓGICOS UTILIZANDO COMPUTADORES DIGITAIS. BASEIA-SE NUM MODELO SIMPLES PARA OS BLOCOS LÓGICOS BASEADOS NO ATRASO DE PROPAGAÇÃO E NA AMBIGUIDADE DE SAÍDA DURANTE O CHAVEAMENTO. O SIMULADOR PODE DETECTAR "HAZARDS" E CORRIDAS CRÍTICAS NOS CIRCUITOS COMBINACIONAIS E SEQUENCIAIS, RESPECTIVAMENTE. SUGERE-SE UM MÉTODO PARA A SIMULAÇÃO DE SISTEMAS DESCRITOS POR EQUAÇÕES BOOLEANAS, E UMA TÉCNICA PARA GERAR O DESENHO DESSES SISTEMAS USANDO-SE COMPUTADOR DIGITAL.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Centro de Engenharia Elétrica e Informática - CEEI	pt_BR
dc.publisher.program	PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA	pt_BR
dc.publisher.initials	UFCG	pt_BR
dc.title	Simulação digital de sistemas lógicos.	pt_BR
dc.date.issued	1975-10
dc.description.abstract	A TABLE DRIVEN SIMULATOR IS DEVELOPED FOR SIMULATION OF LOGIC SYSTEMS, ON THE DIGITAL COMPUTER. A SIMPLE MODEL FOR THE LOGIC BLOCKS BASED ON PROPAGATION DELAY AND OUTPUT AMBIGUITY DURING SWITCHING IS USED. THE SIMULATOR ENABLES DETECTION OF HAZARDS AND CRITICAL RACES IN THE COMBINATORIAL AND SEQUENTIAL CIRCUITS RESPECTIVELY. A METHOD FOR SIMULATION OF SYSTEM DESCRIBED BY BOOLEAN EQUATIONS IS INDICATED AND A TECHNIQUE FOR OBTAINING COMPUTER GENERATED DRAWINGS OF THESE SYSTEMS IS SUGGESTED.	pt_BR
dc.identifier.uri	http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/4115
dc.date.accessioned	2019-06-04T15:33:56Z
dc.date.available	2019-06-04
dc.date.available	2019-06-04T15:33:56Z
dc.type	Dissertação	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.creator	CAVALCANTE, José Homero Feitosa.
dc.publisher	Universidade Federal de Campina Grande	pt_BR
dc.language	por	pt_BR
dc.title.alternative	Digital simulation of logical systems.	pt_BR
dc.identifier.citation	CAVALCANTE, José Homero Feitosa. Simulação digital de sistemas lógicos. 1975. 86f. (Dissertação de Mestrado em Engenharia Elétrica), Curso de Pós-Graduação em Engenharia Elétrica, Centro de Ciências e Tecnologia, Universidade Federal da Paraíba – Campus II - Campina Grande - PB - Brasil, 1975.	pt_BR