dc.creator.ID |
SAMPAIO, R. B. |
pt_BR |
dc.creator.Lattes |
http://lattes.cnpq.br/1715941386400515 |
pt_BR |
dc.contributor.advisor1 |
MELCHER, Elmar Uwe Kurt. |
|
dc.contributor.advisor1 |
FREIRE, Raimundo Carlos Silvério. |
|
dc.contributor.advisor1ID |
MELCHER, E. U. K. |
pt_BR |
dc.contributor.advisor1ID |
FREIRE, R. C. S. |
|
dc.contributor.advisor1Lattes |
http://lattes.cnpq.br/2995510206880397 |
pt_BR |
dc.contributor.advisor1Lattes |
http://lattes.cnpq.br/4016576596215504 |
|
dc.contributor.referee1 |
FECHINE, Joseana Macedo. |
|
dc.contributor.referee2 |
LIMA, José Antonio Gomes de. |
|
dc.description.resumo |
Nesta dissertação se descreve todas as etapas necessárias ao desenvolvimento do
projeto de um Núcleo de Propriedade Intelectual e como elaborar sua validação
funcional, também se descreve todas as plataformas necessárias para a elaboração
de cada etapa do projeto. Esse Núcleo projetado tem por função desempenhar o
papel de conversão da interface do barramento local PCI, de largura de 32 bits e
frequência 33 MHz, para uma interface cujo barramento faca uso do protocolo OCPIP
™ de mesma largura e frequência da interface do barramento PCI. Para
desenvolvimento da Interface foi necessário elaborar uma unidade PCI Destino e
uma unidade OCP™ Mestre. O projeto do Núcleo de Propriedade Intelectual foi
totalmente realizado na linguagem de descrição de dispositivos SystemC™, bem
como o ambiente de teste por simulação e a aplicação de dispositivo do usuário. A
implementação do Núcleo foi especialmente desenvolvida para adaptar-se a
dispositivo reconfigurável como a FPGA FLEX 10KE da empresa Altera que foi
usada na etapa de prototipagem. Os resultados obtidos em ambiente de simulação e
implementação satisfizeram as exigências inicias do projeto. Ao fim do projeto, na
etapa de simulação, tinha-se respostas para os ciclos de leitura e escrita de
configuração e ciclos de leitura e escrita na memoria no modo simples. Na etapa de
implementação em FPGA, somente uma parte do código, o trecho referente aos
ciclos de leitura e escrita nos registradores de configuração da PCI, foi
implementado. Nessa fase de implementação, procurou-se atender a todos os
requisitos de tempo exigidos pelo padrão PCI revisão 2.2. |
pt_BR |
dc.publisher.country |
Brasil |
pt_BR |
dc.publisher.department |
Centro de Engenharia Elétrica e Informática - CEEI |
pt_BR |
dc.publisher.program |
PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA |
pt_BR |
dc.publisher.initials |
UFCG |
pt_BR |
dc.subject.cnpq |
Engenharia Elétrica |
|
dc.title |
Projeto de um núcleo de conversão da interface PCI para interface OCP-IP™. |
pt_BR |
dc.advisor1 |
FPGA FLEX 10KE |
|
dc.date.issued |
2004-02-20 |
|
dc.description.abstract |
In this work we describes all the necessary stages to the development of design a
Core of Intellectual Property (IP SoftCore) and how to elaborate your functional
validation, also we describe all the necessary platforms for the elaboration of each
stage of the project. That design Core has for function perform the conversion play of
the interface of PCI local bus, of width of 32 bits and frequency 33 MHz, for a the
interface whose the bus does use of the protocol OCP-IP™ of same width and
frequency of the interface of PCI bus. For development of the Interface was
necessary to elaborate a PCI Target unit and an unit OCP™ Master. The design of
IP SoftCore was totally accomplished in the Hardware Description Language
SystemC™, as well as the test environment for simulation and the device application
of the user. The implementation of the Core was especially developed to adapt itself
for device reconfiguration as FPGA FLEX 10KE of the company Altera that it was
used in prototype stage. The results obtained in simulation environment were
satisfactory, at the end of the project had itself answers for setup and cycles reading
and writing cycles of reading and writing in the memory. The implementation stage
was incomplete, only the setup environment was implemented in FPGA (reading and
writing cycles in the setup configuration space). |
pt_BR |
dc.identifier.uri |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/6505 |
|
dc.date.accessioned |
2019-09-02T12:06:06Z |
|
dc.date.available |
2019-09-02 |
|
dc.date.available |
2019-09-02T12:06:06Z |
|
dc.type |
Dissertação |
pt_BR |
dc.subject |
Núcleo de Propriedade Intelectual - Projeto |
|
dc.subject |
interface PCI- NúIleo de Conversão |
|
dc.subject |
interface OCP-IP™ |
|
dc.subject |
Conversão da Interface |
|
dc.subject |
Implementaçao em FPGA |
|
dc.subject |
Dispositivos SystemC™ |
|
dc.subject |
FPGA FLEX 10KE |
|
dc.subject |
Intellectual Property Center - Project |
|
dc.subject |
PCI interface- Conversion Core |
|
dc.subject |
OCP-IP ™ interface |
|
dc.subject |
Interface Conversion |
|
dc.subject |
Implementation in FPGA |
|
dc.subject |
SystemC ™ Devices |
|
dc.rights |
Acesso Aberto |
pt_BR |
dc.creator |
SAMPAIO, Ricardo Brandão. |
|
dc.publisher |
Universidade Federal de Campina Grande |
pt_BR |
dc.language |
por |
pt_BR |
dc.title.alternative |
Design of a PCI interface to OCP-IP ™ interface conversion core. |
pt_BR |
dc.identifier.citation |
SAMPAIO, Ricardo Brandão. Projeto de um núcleo de conversão da interface PCI para interface OCP-IP™. 2004. 150f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2004. |
pt_BR |