DSpace/Manakin Repository

Resposta degrau de um divisor de potencial capacitivo.

Mostrar registro simples

dc.creator.ID NEVES, W. L. A. pt_BR
dc.creator.Lattes http://lattes.cnpq.br/3107104665517286 pt_BR
dc.contributor.advisor1 NAIDU, Sreeramulu Raghuram.
dc.contributor.advisor1ID NAIDU, S. R. pt_BR
dc.contributor.advisor1Lattes http://lattes.cnpq.br/1635797379532528 pt_BR
dc.description.resumo O objetivo deste estudo foi similar a resposta degrau de um sistema de medição que utiliza o divisor de potencial capacitivo do laboratório de Alata Tenão (LAT) da UFPB, e comparar os resultados com as medições da resposta degrau. O arranjo em quadratura foi usado no posicionamento do cabo de alta tensão. Dois modelos foram utilizados para representar as capacitâncias parasitas do divisor de potencial. O primeiro foi sugerido pelo Grupo de Estudos IRR-IMS ( International Research-Group Renardieres on Impulse Measuring Systems) e o segunso pelo LAT da UFPB. A resposta degrau medida. Há maior aproximação entre simulação e medição se forem também incluídas as perdas e as indutâncias residuais do divisor. pt_BR
dc.publisher.country Brasil pt_BR
dc.publisher.department Centro de Engenharia Elétrica e Informática - CEEI pt_BR
dc.publisher.program PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA pt_BR
dc.publisher.initials UFCG pt_BR
dc.subject.cnpq Engenharia Elétrica
dc.title Resposta degrau de um divisor de potencial capacitivo. pt_BR
dc.date.issued 1982-02
dc.description.abstract The objective of this study was similar to the step response of a measurement system that uses the capacitive potential divider of the UFPB Alata Tenão laboratory (LAT), and to compare the results with the step response measurements. The quadrature arrangement was used in the positioning of the high voltage cable. Two models were used to represent the parasitic capacitors of the potential divider. The first was suggested by the IRR-IMS Study Group (International Research Group Renardieres on Impulse Measuring Systems) and the second by the UFPB LAT. The response step measured. Simulation and measurement are better approximated if the divider losses and residual inductances are also included. pt_BR
dc.identifier.uri http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/8517
dc.date.accessioned 2019-10-25T17:33:19Z
dc.date.available 2019-10-25
dc.date.available 2019-10-25T17:33:19Z
dc.type Dissertação pt_BR
dc.subject Resposta Degrau
dc.subject Sistema de Medição
dc.subject Tensão de Impulso
dc.subject Medição Elétrica
dc.subject Divisor de Potencial Capacitivo
dc.subject Arranjo em Quadratura
dc.subject Answer Step
dc.subject Measuring System
dc.subject Boost Voltage
dc.subject Electrical Measurement
dc.subject Capacitive Potential Divider
dc.subject Quadrature Arrangement
dc.rights Acesso Aberto pt_BR
dc.creator NEVES, Washington Luís Araújo.
dc.publisher Universidade Federal de Campina Grande pt_BR
dc.language por pt_BR
dc.title.alternative Step response of a capacitive potential divider. pt_BR
dc.identifier.citation NEVES, Washington Luís Araújo. Resposta degrau de um divisor de potencial capacitivo. 1982. 134f. (Dissertação) Mestrado em Engenharia Elétrica, Curso de Pós-Graduação em Engenharia Elétrica, Centro de Ciências e Tecnologia, Universidade Federal da Paraíba – Campus II - Campina Grande - Paraíba - Brasil, 1982. pt_BR


Arquivos deste item

Este item aparece na(s) seguinte(s) coleção(s)

Mostrar registro simples

Buscar DSpace


Busca avançada

Navegar

Minha conta